关于内存模组

内存模组在此可以简单地理解为芯片组所能支持的标准内存插槽数量。由于每款芯片组对于内存芯片的数据深度和数据宽度支持程度不同，实际上也就决定了每个内存BANK的最大容量，进而也就决定了芯片组所能支持的内存BANK数量。而内存BANK数量就决定了标准内存插槽的数量，一般来说，每个内存插槽支持2个内存BANK。例如865PE芯片组支持4条双BANK内存插槽，而815EP芯片组则支持2条双BANK内存插槽或3条单BANK内存插槽。

Rank和Bank

为了保证CPU的正常工作，必须一次传输完CPU在一个传输周期内所需要的数据。而CPU在一个传输周期能接收的数据容量就是CPU数据总线的位宽，单位是bit（位）。为了能一次存储32bit, 64bit或者128bit的信息，就需要多个8bit RAM芯片组合在一起，我们称之为物理Bank（Physical Bank，简称P-bank)：以物理Bank来组织存储单元，每个内存物理Bank的位宽同数据总线的位宽一样。

如果将物理Bank说成是内存颗粒阵列的话，那么逻辑Bank可以看做是数据存储阵列。内存内部是一个存储阵列，指定一个行（Row），再指定一个列（Column），就可以准确地找到所需要的单元格，这就是内存芯片寻址的基本原理。对于内存，每个单元格可称为存储单元（Cell），而这个存储阵列就称为内存芯片的逻辑Bank（Logical Bank，简称L-Bank）。在一个时钟周期内只允许对一个逻辑Bank进行操作，内存芯片的位宽就是逻辑Bank的位宽 。 所以一般内存芯片中都是将内存容量分成几个阵列来制造，也就是说存在内存芯片中存在多个逻辑Bank。比如16MB芯片（512K x 16Bit x 2 BANK） 就有2个Bank。

为了和逻辑Bank区分，经常把物理Bank称为Rank, 逻辑Bank简称为Bank。Channel和Branch

一个内存通道（Channel）对应MCH芯片里的一个内存控制器，在一个内存通道上，CPU可分别寻址、读取数据。

除了以内存通道为单位位，还有跨通道的分支(Branch) 。 以Intel 7300芯片组为例，MCH内集成了4通道内存控制器（Channel 0-3，每两个Channel组成一个Branch）。每个通道支持一个Riser，每个Riser最多可安装8条DIMM内存。

 DDR、DDR2和DDR3

DDR - Double Data Rate SDRAM：DDR之所以叫这个名字，是因为它能够以相同频率SDRAM的两倍来传输数据，也就是说，每时钟周期传输两次数据，它在时钟信号的上升沿和下降沿传输数据。

DDR内部的存储阵列采用64位，100MHz的核心频率，通过两条路线同步传输到I/O缓存(或者叫信号放大器)，数据从缓存传输到外部控制器通过一条狭窄的总线（32bit，100MHz）。外部总线每时钟周期传输两次数据，分别通过时钟的上升沿和下降沿传输信号实现双倍传输数据 。同时，由于2位预取（2-bit Prefetch）架构可以同存取两个bank的数据，使内部数据总线的带宽提高两倍。结果就是，数据传输率是内部存储阵列频率的两倍。

DDR2内部存储阵列采用64位，100MHz的核心频率，通过四条传输路线同步传输至I/O缓存（因此，64位模组需要同时使用4个bank ），但是数据到从缓存传输到外部控制器通过一条快速而狭窄的总线(16位，200MHz)。外部总线仍然使用双倍传输数据的策略，使我们得到的数据传输率为400MHz。通过4位预取(4-bit prefetch)使内部数据总线的带宽提高四倍。结果就是，在同等核心频率下，DDR2的实际工作频率是DDR的两倍。DDR3则通过 8位预取(8-bit prefetch)达到4倍数据传输频率。

DDR

DDR 同时在前沿和后沿传输数据

• 有效地倍增吞吐量

• 最大速度限制为 400 MHz

• 184 针插槽

• 在早期 xSeries 服务器型号中使用

DDR2

DDR2 也同时在前沿和后沿传输数据

• 比 DDR 耗能低

–     1.8 V 与 2.5 – 2.8 V

• 高达 800 MHz 的传输速率

• 240 针插槽

• 在 xSeries 和 System x 服务器前一代产品中使用

FB-DIMM 内存

结合了 DDR2 内存的高速内部结构

• 可扩展至 192 GB

• 6 通道

–     每通道 8 个 DIMM

带宽 6.7 GBps

DDR3内存

• DDR3内存从1H2009开始，随着x3650M2/x3550M2的转型成为市场主流

• 每个系统最多支持128GB内存 (计划在2Q09提供, 目前不提供) – 16个插槽 x 8GB

• DDR3的功耗比 DDR2低30%

• DDR3的速度几乎是DDR2的2倍

• 由于改进了FBGA封装方法，DDR3内存与DDR2相比在以下领域有所进步：

提高了内存密度

提高了信号质量

提高了信号完整性

提高了机械可靠性

改进了散热设计

DDR

DDR=Double Data Rate双倍速率同步动态随机存储器。严格的说DDR应该叫DDR SDRAM，人们习惯称为DDR，其中，SDRAM 是Synchronous Dynamic Random Access Memory的缩写，即同步动态随机存取存储器。而DDR SDRAM是Double Data Rate SDRAM的缩写，是双倍速率同步动态随机存储器的意思。DDR内存是在SDRAM内存基础上发展而来的，仍然沿用SDRAM生产体系，因此对于内存厂商而言，只需对制造普通SDRAM的设备稍加改进，即可实现DDR内存的生产，可有效的降低成本。

SDRAM在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输；而DDR内存则是一个时钟周期内传输两次数据，它能够在时钟的上升期和下降期各传输一次数据，因此称为双倍速率同步动态随机存储器。DDR内存可以在与SDRAM相同的总线频率下达到更高的数据传输率。

与SDRAM相比：DDR运用了更先进的同步电路，使指定地址、数据的输送和输出主要步骤既独立执行，又保持与CPU完全同步；DDR使用了DLL(Delay Locked Loop，延时锁定回路提供一个数据滤波信号)技术，当数据有效时，存储控制器可使用这个数据滤波信号来精确定位数据，每16次输出一次，并重新同步来自不同存储器模块的数据。DDR本质上不需要提高时钟频率就能加倍提高SDRAM的速度，它允许在时钟脉冲的上升沿和下降沿读出数据，因而其速度是标准SDRAM的两倍。从外形体积上DDR与SDRAM相比差别并不大，他们具有同样的尺寸和同样的针脚距离。但DDR为184针脚，比SDRAM多出了16个针脚，主要包含了新的控制、时钟、电源和接地等信号。DDR内存采用的是支持2.5V电压的SSTL2标准，而不是SDRAM使用的3.3V电压的LVTTL标准。

DDR2

DDR2/DDR II（Double Data Rate 2）SDRAM是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代DDR内存技术标准最大的不同就是，虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式，但DDR2内存却拥有两倍于上一代DDR内存预读取能力（即：4bit数据读预取）。换句话说，DDR2内存每个时钟能够以4倍外部总线的速度读/写数据，并且能够以内部控制总线4倍的速度运行。

在同等核心频率下，DDR2的实际工作频率是DDR的两倍。这得益于DDR2内存拥有两倍于标准DDR内存的4BIT预读取能力。换句话说，虽然DDR2和DDR一样，都采用了在时钟的上升延和下降延同时进行数据传输的基本方式，但DDR2拥有两倍于DDR的预读取系统命令数据的能力。也就是说，在同样100MHz的工作频率下，DDR的实际频率为200MHz，而DDR2则可以达到400MHz。DDR2内存采用1.8V电压，相对于DDR标准的2.5V，降低了不少，从而提供了明显的更小的功耗与更小的发热量，这一点的变化是意义重大的。

DDR2引入了三项新的技术，它们是OCD、ODT和PostCAS。

OCD（Off-ChipDriver）：也就是所谓的离线驱动调整，DDR2通过OCD可以提高信号的完整性。DDR2通过调整上拉（pull-up）/下拉（pull-down）的电阻值使两者电压相等。使用OCD通过减少DQ-DQS的倾斜来提高信号的完整性；通过控制电压来提高信号品质。

ODT：ODT是内建核心的终结电阻器。使用DDRSDRAM的主板上面为了防止数据线终端反射信号需要大量的终结电阻。它大大增加了主板的制造成本。实际上，不同的内存模组对终结电路的要求是不一样的，终结电阻的大小决定了数据线的信号比和反射率，终结电阻小则数据线信号反射低但是信噪比也较低；终结电阻高，则数据线的信噪比高，但是信号反射也会增加。因此主板上的终结电阻并不能非常好的匹配内存模组，还会在一定程度上影响信号品质。DDR2可以根据自己的特点内建合适的终结电阻，这样可以保证最佳的信号波形。使用DDR2不但可以降低主板成本，还得到了最佳的信号品质，这是DDR不能比拟的。

PostCAS：它是为了提高DDR2内存的利用效率而设定的。在PostCAS操作中，CAS信号（读写/命令）能够被插到RAS信号后面的一个时钟周期，CAS命令可以在附加延迟（AdditiveLatency）后面保持有效。原来的tRCD（RAS到CAS和延迟）被AL（AdditiveLatency）所取代，AL可以在0，1，2，3，4中进行设置。由于CAS信号放在了RAS信号后面一个时钟周期，因此ACT和CAS信号永远也不会产生碰撞冲突。

DDR3

DDR3提供了相较于DDR2 SDRAM更高的运行效能与更低的电压，是DDR2 SDRAM（四倍资料率同步动态随机存取内存）的后继者（增加至八倍），也是现时流行的内存产品。DDR3 SDRAM为了更省电、传输效率更快，使用了SSTL 15的I/O接口，运作I/O电压是1.5V，采用CSP、FBGA封装方式包装，除了延续DDR2 SDRAM的ODT、OCD、Posted CAS、AL控制方式外，另外新增了更为精进的CWD、Reset、ZQ、SRT、RASR功能。

CWD是作为写入延迟之用，Reset提供了超省电功能的命令，可以让DDR3 SDRAM内存颗粒电路停止运作、进入超省电待命模式，ZQ则是一个新增的终端电阻校准功能，新增这个线路脚位提供了ODCE（On Die Calibration Engine）用来校准ODT（On Die Termination）内部中断电阻，新增了SRT（Self-Reflash Temperature）可编程化温度控制内存时脉功能，SRT的加入让内存颗粒在温度、时脉和电源管理上进行优化，可以说在内存内，就做了电源管理的功能，同时让内存颗粒的稳定度也大为提升，确保内存颗粒不致于工作时脉过高导致烧毁的状况，同时DDR3 SDRAM还加入RASR（Partial Array Self-Refresh）局部Bank刷新的功能，可以说针对整个内存Bank做更有效的资料读写以达到省电功效。

与DDR2比较有以下改变：

1.突发长度（Burst Length，BL）：由于DDR3的预取为8bit，所以突发传输周期（Burst Length，BL）也固定为8，而对于DDR2和早期的DDR架构系统，BL=4也是常用的，DDR3为此增加了一个4bit Burst Chop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。

2.寻址时序（Timing）：就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2～5之间，而DDR3则在5～11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0～4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外，DDR3还新增加了一个时序参数——写入延迟（CWD），这一参数将根据具体的工作频率而定。

3.DDR3新增的重置（Reset）功能：重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。DRAM业界很早以前就要求增加这一功能，如今终于在DDR3上实现了。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时，DDR3内存将停止所有操作，并切换至最少量活动状态，以节约电力。 在Reset期间，DDR3内存将关闭内在的大部分功能，所有数据接收与发送器都将关闭，所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到最节省电力的目的。

4.DDR3新增ZQ校准功能：ZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎（On-Die Calibration Engine，ODCE）来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令后，将用相应的时钟周期（在加电与初始化之后用512个时钟周期，在退出自刷新操作后用256个时钟周期、在其他情况下用64个时钟周期）对导通电阻和ODT电阻进行重新校准。

5.参考电压分成两个：在DDR3系统中，对于内存系统工作非常重要的参考电压信号VREF将分为两个信号，即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ，这将有效地提高系统数据总线的信噪等级。

6.点对点连接（Point-to-Point，P2P）：这是为了提高系统性能而进行的重要改动，也是DDR3与DDR2的一个关键区别。在DDR3系统中，一个内存控制器只与一个内存通道打交道，而且这个内存通道只能有一个插槽，因此，内存控制器与DDR3内存模组之间是点对点（P2P）的关系（单物理Bank的模组），或者是点对双点（Point-to-two-Point，P22P）的关系（双物理Bank的模组），从而大大地减轻了地址/命令/控制与数据总线的负载。而在内存模组方面，与DDR2的类别相类似，也有标准DIMM（台式PC）、SO-DIMM/Micro-DIMM（笔记本电脑）、FB-DIMM2（服务器）之分，其中第二代FB-DIMM将采用规格更高的AMB2（高级内存缓冲器）。 面向64位构架的DDR3显然在频率和速度上拥有更多的优势，此外，由于DDR3所采用的根据温度自动自刷新、局部自刷新等其它一些功能，在功耗方面DDR3也要出色得多，因此，它可能首先受到移动设备的欢迎，就像最先迎接DDR2内存的不是台式机而是服务器一样。在CPU外频提升最迅速的PC台式机领域，DDR3未来也是一片光明。目前Intel所推出的新芯片-熊湖(Bear Lake)，其将支持DDR3规格，而AMD也预计同时在K9平台上支持DDR2及DDR3两种规格。

现在我们内存主要归属于DDR2（Double Data Rate SDRAM 2）。DDR2内存技术最大的突破点其实不在于用户们所认为的两倍于DDR的传输能力，而是在采用更低发热量、更低功耗的情况下，DDR2可以获得更快的频率提升，突破标准DDR的400MHZ限制。DDR内存通常采用TSOP芯片封装形式，这种封装形式可以很好的工作在200MHz上，当频率更高时，它过长的管脚就会产生很高的阻抗和寄生电容，这会影响它的稳定性和频率提升的难度。这也就是DDR的核心频率很难突破275MHZ的原因。而DDR2内存均采用FBGA封装形式。不同于目前广泛应用的TSOP封装形式，FBGA封装提供了更好的电气性能与散热性，为DDR2内存的稳定工作与未来频率的发展提供了良好的保障。现在DDR3也在推广中，DDR4在研发中，未来可能会大规模使用。

寄存器 vs 无缓存 内存

Xeon® 5500 支持 3种 DIMM :

1. 寄存器的 DIMMs (RDIMM)

2. 无缓存 ECC DIMMs (UDIMM ECC)

3. 无缓存 DIMMs (UDIMM)

UDIMM 和 RDIMM 比较:

• RAS:  UDIMM ECC 支持所有的 RAS
  功能
  除了 RDIMM 所支持的x4 SDDC

• 耗电:  UDIMM比 RDIMMs少消耗 ~0.75W

• 容量:

通常 高容量需要RDIMMs 

支持 3 DIMMs/通道

大部分主流服务器需要支持12GB 或更少,所以 UDIMM ECC 是足够的, 并且低功耗

推荐阅读：

常见硬件术语之内存术语解释

内存概述及内存的分类

标签：硬件  内存